検索結果書誌詳細：蔵書検索システム

ログインの状態：ログインしていません。ログインすると利用状況の確認等のサービスを利用できます。		カート（予約候補） 0 登録されていません。

蔵書情報

この資料の蔵書に関する統計情報です。現在の所蔵数在庫数予約数などを確認できます。

所蔵数	1	在庫数	1	予約数	0

資料の状態

各蔵書資料に関する詳細情報です。

No.	資料番号	資料種別	請求記号	配架場所	状態	貸出
1	0014943971	図書一般	549.7/ｳｻ19/	2F自然	貸出可	○

この資料に対する操作

カートに入れるを押すとこの資料を予約する候補として予約カートに追加します。

いますぐ予約するを押すと認証後この資料をすぐに予約します。

この資料に対する操作

電子書籍を読むを押すと電子図書館に移動しこの資料の電子書籍を読むことができます。

登録するリストログインメモ

書誌情報サマリ

タイトル	FPGA時代に学ぶ集積回路のしくみ
人名	宇佐美公良／著
人名ヨミ	ウサミキミヨシ
出版者・発行者	コロナ社
出版年月	2019.6

書誌詳細

この資料の書誌詳細情報です。

書誌種別	図書
タイトル	FPGA時代に学ぶ集積回路のしくみ
タイトルヨミ	エフピージーエージダイニマナブシュウセキカイロノシクミ
人名	宇佐美公良／著
人名ヨミ	ウサミキミヨシ
出版者・発行者	コロナ社
出版者・発行者等ヨミ	コロナシャ
出版地・発行地	東京
出版・発行年月	2019.6
ページ数または枚数・巻数	7,196p
大きさ	21cm
価格	￥２７００
ISBN	978-4-339-00924-8
ISBN	4-339-00924-8
注記	文献:章末
分類記号	549.7
件名	集積回路
内容紹介	FPGAの広がりにより広い分野で学ばれているディジタル集積回路の初学者に向けたテキスト。集積回路の中身が動作するしくみから設計の仕方まで基本的な内容を解説。章末問題も掲載。
著者紹介	早稲田大学大学院理工学研究科修士課程修了(電気工学専攻)。博士(工学)(早稲田大学)。芝浦工業大学教授。
言語区分	JPN
タイトルコード	1009812314563
目次	1.集積回路とは
	1.1 なにが集積されているのだろうか／1.2 スイッチ素子を使ってどんなことができるのか／1.3 集積回路の発展の道筋とムーアの法則／章末問題／引用・参考文献
	2.スイッチ素子の正体とオンオフするしくみ
	2.1 MOSトランジスタの基本構造／2.2 pn接合の基礎知識／2.3 MOSトランジスタがオンオフするしくみ／章末問題
	3.CMOS組合せ回路
	3.1 CMOS論理ゲート回路／3.2 CMOS複合ゲート回路／3.3 レイアウトパターン／章末問題／引用・参考文献
	4.集積回路の製造方法
	4.1 製造の流れ／4.2 フォトリソグラフィ／4.3 マスク／4.4 前工程／4.5 後工程／4.6 歩留り／章末問題／引用・参考文献
	5.集積回路の動作速度はどんなしくみで決まるのか
	5.1 動作速度に影響を与える充電動作と放電動作／5.2 MOSトランジスタを流れる電流／5.3 集積回路における寄生容量／章末問題／引用・参考文献
	6.CMOS回路の遅延時間
	6.1 CMOSインバータの遅延時間／6.2 RC遅延モデル／6.3 RC遅延モデルの応用／章末問題／引用・参考文献
	7.スイッチとしての弱点と伝送ゲートのしくみ
	7.1 スイッチとしてのMOSトランジスタの弱点／7.2 伝送ゲート／章末問題
	8.CMOS記憶回路と動作のしくみ
	8.1 ラッチ回路／8.2 フリップフロップ回路／8.3 SRAM回路／章末問題
	9.集積回路のタイミング設計
	9.1 組合せ回路の遅延時間／9.2 フリップフロップ回路の遅延時間とタイミング／9.3 同期回路とタイミング設計／9.4 クロックスキューとクロックツリー生成(CTS)／章末問題
	10.集積回路の設計方式と設計フロー
	10.1 設計フロー／10.2 RTL設計／10.3 セルライブラリ／10.4 論理合成／10.5 自動レイアウト／10.6 タイミング検証／10.7 レイアウト検証／章末問題／引用・参考文献
	11.低消費電力設計
	11.1 集積回路の消費電力はなぜ注目を浴びるようになったのか／11.2 集積回路で電力消費が起こるしくみ／11.3 代表的な低消費電力設計技術／章末問題／引用・参考文献
	12.FPGAとそのしくみ
	12.1 FPGAとは／12.2 FPGAの内部構造としくみ／12.3 FPGAの設計手順／章末問題／引用・参考文献
	13.Verilog HDLの基本文法
	13.1 モジュール単位で記述する／13.2 識別子／13.3 予約語／13.4 論理値／13.5 数値の表現方法／13.6 データ型と信号の定義／13.7 演算子／13.8 書式とコメント／章末問題
	14.Verilog HDLでのRTL記述方法
	14.1 組合せ回路のRTL記述方法／14.2 順序回路のRTL記述方法／14.3 モジュールの階層化とインスタンス／14.4 シミュレーション用記述／章末問題／引用・参考文献