検索結果書誌詳細：蔵書検索システム

ログインの状態：ログインしていません。ログインすると利用状況の確認等のサービスを利用できます。		カート（予約候補） 0 登録されていません。

蔵書情報

この資料の蔵書に関する統計情報です。現在の所蔵数在庫数予約数などを確認できます。

所蔵数	1	在庫数	1	予約数	0

資料の状態

各蔵書資料に関する詳細情報です。

No.	資料番号	資料種別	請求記号	配架場所	状態	貸出
1	0008974503	図書一般	549.7/ﾀｶ08/	書庫	貸出可	○

この資料に対する操作

カートに入れるを押すとこの資料を予約する候補として予約カートに追加します。

いますぐ予約するを押すと認証後この資料をすぐに予約します。

この資料に対する操作

電子書籍を読むを押すと電子図書館に移動しこの資料の電子書籍を読むことができます。

登録するリストログインメモ

書誌情報サマリ

タイトル	Verilog HDLによるシステム開発と設計
人名	高橋隆一／著
人名ヨミ	タカハシリュウイチ
出版者・発行者	共立出版
出版年月	2008.11

書誌詳細

この資料の書誌詳細情報です。

書誌種別	図書
タイトル	Verilog HDLによるシステム開発と設計
タイトルヨミ	ヴェリログエイチディーエルニヨルシステムカイハツトセッケイ
人名	高橋隆一／著
人名ヨミ	タカハシリュウイチ
出版者・発行者	共立出版
出版者・発行者等ヨミ	キョウリツシュッパン
出版地・発行地	東京
出版・発行年月	2008.11
ページ数または枚数・巻数	4,144p
大きさ	26cm
価格	￥２９００
ISBN	978-4-320-12222-2
ISBN	4-320-12222-2
注記	文献:章末
分類記号	549.7
件名	集積回路／プログラミング(コンピュータ)
内容紹介	Verilog HDLを使用して、コンピュータの仕組みと設計方法の基本を解説。静的オートマトン記述(SSMD)に必要十分なVerilog HDL、命令解釈実行サイクルの記述、パイプライン化、設計検証などを詳述。
著者紹介	1954年千葉県生まれ。東京工業大学大学院修士課程修了(工学博士)。広島市立大学大学院情報科学研究科情報工学専攻准教授。同大学情報科学部情報工学科兼務。
言語区分	jpn
タイトルコード	1009811134150
目次	第1章ハードウエアを記述するということ
	1.1 ディジタルシステム設計のフロー／1.2 ハードウエア記述言語を使うメリット／1.3 歴史的なHDLの記述スタイル／1.4 ハンドシェイクの記述／1.5 静的オートマトン記述／1.6 高レベル自動設計／1.7 C言語によるシステム開発と設計／参考文献
	第2章 Verilog HDLの基本
	2.1 Verilog HDLはどのような言語か／2.2 組合せ回路と順序回路／2.3 レジスタ転送レベルの動作記述／2.4 シミュレーション／参考文献
	第3章命令解釈実行サイクルの記述
	3.1 命令の解釈実行／3.2 CISCとRISC／3.3 結線論理制御／3.4 マイクロプログラム制御／3.5 順序回路によるマイクロコードの生成HM[2]／参考文献
	第4章パイプライン化
	4.1 時間並列とスループット／4.2 予約表とスケジューリング／4.3 命令解釈実行サイクルのパイプライン化／4.4 データ依存関係とハザード／参考文献
	第5章スーパースカラ
	5.1 空間並列の基本構成／5.2 命令の発行／5.3 インターロック／参考文献
	第6章設計検証
	6.1 命題と述語／6.2 部分正当性と停止性／6.3 帰納的アサーション法／6.4 停止性の証明／参考文献
	付録
	A.1 Verilog HDLの規約／A.2 ゲートレベルの構造記述／A.3 シミュレーションについて／A.4 記述例／参考文献